(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-112236

(43)公開日 平成6年(1994)4月22日

(51) Int.Cl.⁵

識別記号 庁内整理番号

FI

技術表示箇所

H 0 1 L 21/52 21/78

A 7376-4M

S 8617-4M

Q 8617-4M

審査請求 未請求 請求項の数4(全 6 頁)

(21)出願番号

特願平4-280631

(22)出願日

平成4年(1992)9月25日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 坂本 晋一

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 園田 琢二

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【構成】 ウエハ表面形成後にダイシング域6を最終基板厚みまでエッチングしてその内部に金メッキ7を形成し、裏面側より前記金メッキ部7まで基板1を薄膜化させ基板裏面全面に放熱電極(1) 10を形成し、さらにダイシング域を除いて選択的に放熱電極(2) 12を形成して、ダイサーカット4によるチップ分割を可能にするようにした。さらにパイアホール無しでソース電極3を接地できる構造、また放熱電極がパイアホール内に入り込まない構造のチップ構造とした。

【効果】 ダイサーカット時のカエリが存在せず、ダイサーカットを可能にでき、このためチップ分割後でもチップがバラバラにならず組立作業を容易に、かつ自動化できる。また、チップダイボンド時の高温により放熱電極が膨張してバイアホール内端面で応力集中してチップクラックを発生させるという問題を回避できる。



1: 半絶縁性GaAs基板

2:ゲート 鼠 極

3:ソース骨板

ム・ドレイン無 極

7:ダイシング域金メッキ

10: 放熱電極(1)

12: 放熱電福(2)

1

【特許請求の範囲】

【請求項1】 半導体基板の主面に半導体素子およびその電極を形成し、かつ基板裏面側に放熱電極を形成してなる電界効果トランジスタを有する半導体装置において、

上記放熱電極は、基板裏面に接する第1の放熱電極と、 該第1の放熱電極の基板と反対側に位置する該第1の放 熱電極に比しチップダイシング域を除いた大きさの第2 の放熱電極とからなる2層構造を有し、

上記基板主面側のソース電極と上記基板裏面の第1の放 10 熱電極とがチップ周囲で接合された構造を有することを 特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

上記半導体基板はその主面側のソース電極部より上記基 板裏面の第1の放熱電極に達する貫通孔を有し、

金メッキにより上記ソース電極部と上記基板裏面の放熱 電極部とが接合され、

上記第2の放熱電極は上記貫通孔部に対応する部分を除いて形成された構造を有することを特徴とする半導体装置。

【請求項3】 請求項1の半導体装置を製造する方法において、

半導体基板の主面上に半導体素子及びその電極を形成する工程と、

その後、上記基板のダイシング域に対応する部分を最終 基板厚み以上にエッチングにより堀り込み、該堀り込ま れたダイシング域を金メッキする工程と、

上記半導体基板の主面上にガラス板を貼りつける工程 と.

上記基板をその裏面から上記金メッキを露出させるまで 30 所望の厚みに研削・ポリッシングする工程と、

上記基板の裏面全面に第1の放熱電極を形成する工程 と、

上記ダイシング域に対応する部分を選択的に除いて第2 の放熱電極を形成する工程と、

上記基板を上記ガラス板より取り外し該基板の主面側を 洗浄した後に上記第2の放熱電極側に粘着シートを貼り つける工程と、

ダイサーにて上記ダイシング域の上記第1の放熱電極を 切断してチップを分割する工程とを含むことを特徴とす 40 る半導体装置の製造方法。

【請求項4】 請求項2記載の半導体装置を製造する方法において、

半導体基板の主面上に半導体案子及びその電極を形成するT程と.

その後、上記基板のダイシング域に対応する部分とソース電極パッド部の質通孔を設けるべき部分を最終基板厚み以上にエッチングにより堀込み、該堀り込まれたダイシング域及びソース電極パッド部貫通孔を金メッキをする工程と、

上記半導体基板の主面上にガラス板を貼りつける工程 レ

上記基板をその裏面から上記金メッキを露出させるまで 所望の厚みに研削・ポリッシングする工程と、

上記基板の裏面全面に第1の放熱電極を形成する工程 と、

上記ダイシング域に対応する部分と上記貫通孔部とを選択的に除いて第2の放熱電極を形成する工程と、

上記基板を上記ガラス板より取り外し該基板の主面側を 洗浄した後に上記第2の放熱電極側に粘着シートを貼り つける工程と、

ダイサーにて上記ダイシング域の上記第1の放熱電極を 切断してチップを分割する工程とを含むことを特徴とす る半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体装置及びその製造方法に関し、特に半絶縁性GaAs基板を用いた電界効果トランジスタ(GaAsFET)などにおける分割 20 されたチップの構造及びその製造方法の改良に関するものである。

[0002]

【従来の技術】一般に、この種の高出力GaAsFETなどにおいては、装置構成での熱抵抗の低減、及びソースインダクタンスの低減などを図るために、ゲート電極、ソース電極、及びドレイン電極などを設けた半絶縁性GaAs基板の厚さを、数10μm程度にまで薄くし、かつその裏面側からはソース電極への貫通孔を形成させるとともに、この裏面側において放熱電極(Plated Heat Sink:以下、PHSとも呼ぶ)を設けて使用するようにしている。

【0003】ここで、従来例によるこのようなGaAs FETでの概要構成を図5に示す。即ち、図5に示す従 来例構成において、1は半絶縁性GaAs基板、2, 3. 4はこのGaAs基板1の主面上にあって、所定位 置を占めて形成される半導体素子のためのそれぞれゲー ト電極、ソース電極、及びドレイン電極であり、10′ は前配GaAs基板1の裏面側に設けられる放熱電極 (PHS) である。しかして、この従来例構成において は、基板主面に半導体素子及びその電極を形成させた後 に、所望の厚みにまで基板の研削・ポリッシングを行 い、ソースポンディングパッドの裏面よりソースポンデ ィングパッドに達する貫通孔(バイアホール15′)を 開け、放熟電極(PHS10′)を形成した後、チップ ダイシング域(図5の装置の左右両端部に相当)にてエ ッチング等の手段によりチップ分割をなし、図5に示す 装置構成を得るのである。

[0004]

【発明が解決しようとする課題】上記に述べたように、 50 従来例によるGaAsFETにおいては、その製造に際 .3

して、放熱電極 (PHS10') をマスクに用い、半絶緑性GaAs基板1のエッチングを行うことで、チップ分割を行うようにしているが、ここで、このようにして構成されるチップはチップ分割後、チップ同士はパラパラでチップを拾い集めて組立作業を行うことに多大の人手を要するとともに、自動化を妨げている。さらに、図6にパイアホール部の拡大断面図を示すように、放熱電極 (PHS10') は線膨張し、図6の矢印Aのように伸びようとする。このため、パイアホール内部壁端面には図6に示すような応力集中点Bが発生してチップクラ 10ックが発生しやすいという問題点があった。

【0005】この発明は上記のような問題点を解消するためになされたもので、その目的とするところは、チップ分割後、容易にチップをつかむことができ、組立作業を簡単に、かつ自動化することのできる、しかもダイボンド時の高温による放熱電極の線膨張によってチップクラックを発生させることのない構造の半導体装置およびその製造方法を提供することにある。

[0006]

【課題を解決するための手段】前記目的を達成するために、この発明に係る半導体装置は、半導体基板の主面に半導体素子およびその電極を形成し、かつ裏面側に2層構造の放熱電極を設け、基板1の裏面に接する放熱電極の外側に該放熱電極に対してチップダイシング域を除いた大きさの放熱電極を有し、表面側のソース電極と裏面放熱電極とをチップ周囲で接合した構造としたものである。

【0007】また、この発明にかかる半導体装置は、さらにそのソース電極部に基板裏面の第1の放熱電極に達する貫通孔を有し、金メッキによりソース電極部と基板裏面の放熱電極部とが接合され、第2の放熱電極は上記貫通孔部に対応する部分は除いて形成された構造を有するものとしたものである。

【0008】また、この発明にかかる半導体装置の製造 方法は、半導体基板主面に半導体素子およびその電極を・ 形成し、かつ裏面側に放熱電極を形成してなる半導体装 置を製造するにおいて、基板のダイシング域に対応した 表面上を最終基板厚みの深さまでエッチングした後、放 熱電極と同一材料で被覆させる工程と、前記ウエハの表 面にガラス板を貼りつける工程と、前記ウエハ状態の基 40 板を裏面側から研削及びポリッシングを行うことにより 表面側よりエッチング、金メッキを行ったダイシング域 が露出するまで薄層化させる工程と、裏面側全面に第1 の放熱電極を形成する工程と、その上にダイシング域内 にレジストパターンを選択的に形成し、該基板裏面に第 2の放熱電極を選択的に金メッキで形成する工程と、前 記レジストパターンを除去した後、ウエハをガラス板よ り取り外し、該ウエハの主面を洗浄した後に第2の放熱 電極側に粘着シートを貼り付ける工程と、この状態で最 終のチップのテストを行う工程と、ダイサーにて前記放 50

熱電極を切断してチップを分割する工程とを有するもの である。

【0009】また、この発明にかかる半導体装置の製造 方法は、基板主面に半導体素子およびその電極を形成 し、かつ裏面側に放熱電極を形成してなる半導体装置を 製造するにおいて、基板のダイシング域に対応した表面 上とソース電極パッド部の貫通孔を設けるべき部分とを 最終基板厚みの深さまでエッチングした後、放熱電極と 同一材料で被覆させる工程と、前記ウエハの表面にガラ ス板を貼りつける工程と、前期ウエハ状態の基板を裏面 側から研削及びポリッシングを行うことにより表面側よ りエッチング、金メッキを行ったダイシング域が露出す るまで薄層化させる工程と、裏面側全面に第1の放熱電 極を形成する工程と、その上にダイシング域内およびソ 一ス電極パッド部の貫通孔を設けた部分とにレジストパ ターンを選択的に形成し、第2の放熱電極を選択的に金 メッキで形成する工程と、前記レジストパターンを除去 した後、ウエハをガラス板より取り外し、該ウエハの主 面を洗浄した後に第2の放熱電極側に粘着シートを貼り 付ける工程と、この状態で最終のチップのテストを行う 工程と、ダイサーにて前記放熱電極を切断してチップを 分割する工程とを有するものである。

[0010]

【作用】この発明においては、基板主面に半導体素子およびその電極を形成し、かつ裏面側に2層構造の放熱電極を形成し、そのうちの外側の第2の放熱電極はチップダイシング域を除いた大きさとし、表面側のソース電極と裏面放熱電極がチップ周囲で接合される構造としたので、ダイサーにて第1の放熱電極を切断してチップを分割させることが可能であるとともに、これによりチップ分割後、容易にチップをつかみ、組立作業を簡単、かつ自動化することが可能である。かつ放熱電極がパイアホール内に入りこまない構造であり、チップダイポンド時の高温による放熱電極(PHS)の線膨張により基板裏面の端面に応力集中が起こることがなく、このためチップクラックを発生させない構造のものが得られる。

[0011]

【実施例】実施例1.以下、この発明の一実施例による 半導体装置およびその製造方法につき図1,図3を用い て詳細に説明する。

【0012】図1はこの発明の第1の実施例によるGaAsFETのチップ構造の概要を模式的に示す断面図、図3(a)ないし(h)は図1の実施例1のチップ構造の主要な製造工程を順次模式的に示す各断面図であり、これらの図1、図3において、図5及び図6の従来例と同一符号は同一または相当部分を示す。即ち、図1、図3に示す実施例1の構成において、1は半絶縁性GaAs基板、2、3及び4はこのGaAs基板1の主面上にあって、所定位置を占めて形成される半導体素子のためのそれぞれゲート電極、ソース電極及びドレイン電極であ

る。

5

り、また 5 は上記ダイシング域をエッチングにより形成するためのレジスト層である。 6 はエッチングにより形成されたダイシング域の溝、7 はダイシング域 6 上に形成された裏面放熱電極と同一材料の金メッキ、8 は裏面研削・ポリッシングのためにガラス板 9 と貼り合わせるためのワックス、10 は裏面側ウエハ全面に形成した第1の放熱電極(PHS(1))、11 は第2の放熱電極(PHS(2))12を選択的に形成するためのレジストパターン、13 は放熱電極(2)12側の面に粘りつけ、ダイシング後チップがばらばらにならないようにする粘 10着シート、14 はチップ分割用のダイサーの刃である。

【0013】次に本実施例の製造方法について図3を参照して説明する。本実施例方法においては、まず、半絶縁性GaAs基板1の主面上にあって、所期通りの位置を占めてゲート電極2、ソース電極3及びドレイン電極4をそれぞれ形成し、また、このGaAs基板1のダイシング域に対応した表面上をエッチングによって最終基板厚みまで堀り込んで凹部6を形成する(同図(a))。

【0014】次に、このダイシング域の凹部6を裏面放 熱電極 (PHS(1)) 10と同一材料の金メッキ7で被 20 覆する。なお、ソース電極3を裏面に接地するために、金メッキ7はソース電極3上に重なるように形成する (同図(b))。次いで、これらの各電極2ないし4をそれ ぞれ形成したウエハ状態でのGaAs基板1の表面側に、貼り付け用ワックス8を用いてガラス基板9を貼り付けておき、この状態でこのGaAs基板1を、裏面側 から前記金メッキ7が出現するまで研削及びポリッシングすることにより薄層化させる (同図(c))。

【0015】その後この薄層化されたGaAs基板1の 裏面側に全面に放熱電極(1) 10を形成し(同図(d))、 さらに、ダイシング域に対応する箇所にレジストパター ン11を形成し、その他の部分に放熱電極(2) 12を選 択的に形成する(同図(e))。その後、レジストパターン 11を除去し、ウエハをガラス板9から取り外し、ウエ ハを洗浄してワックス8を除去した後に、放熱電極(2) 12側に粘着シート13を貼り付ける(同図(f))。

【0016】この状態でチップの最終テストを行い、その後にダイシング域6の放熱電極(1) 10をダイサーの 刃14でカッティングし、チップを分割する(同図(g))。この状態でチップは分割されているが、各チップ 40 はチップ粘着シート13上にあるのでパラバラにならない。そしてこの分割チップの状態(同図(h))で、組立装置によりダイボンドを行うことが可能となる。

【0017】このような本実施例1の半導体装置では、2層の放熱電極10,12により薄いウェハ1の強度向上ができ、しかも下層放熱電極12がダイシング域6に存在しないので、ダイサーカット時のカエリも生ぜず、ダイサーカットを可能にできる。また粘着シート13を貼り付けているので、チップ分割後でもチップがバラバラにならず、組立作業を容易に行うことができ、かつこ50

れを自動化することができる。またパイアホール無しで ソース電極3を接地できる構造、かつ放熱電極がパイア ホール内に入り込まない構造のチップ構造としたので、 チップダイポンド時の高温により放熱電極が膨張してパ イアホール内端面で応力集中が発生し、チップクラック を発生させるというような問題を回避できる効果があ

【0018】実施例2. 図2はこの発明の第2の実施例によるGaAsFETのチップ構造を模式的に示す断面図であり、図4は、本実施例2の装置の製造方法を示す図である。これらの図において、15は基板表面側から形成したパイアホール、16はパイアホール15に対応した位置に形成した空洞である。

【0019】本実施例2のGaAsFETチップは、基板主面側のソース電極部3より基板裏面の第1の放熱電極10に達する貫通孔15を有するものであり、上記第2の放熱電極12は、この貫通孔15に対応する部分は、除去されて空洞16となっている構造を有するものである。

【0020】本実施例2の製造方法は、図3の実施例1のそれと同様な製造フローであるが、図4(a)に示すように、ダイシング域6を開口する時に表面ソースポンディングパッド3域においてダイシング域6と同様にエッチングによりパイアホール15の開口を行う。そして、図4(b)に示すように、金メッキ7,7'をダイシング域6及びパイアホール部15に形成し、以下図3と同様なフローを行い、かつ図4(e)において、上記パイアホール15に相当する部分にもレジストパターン11'を形成することにより、図2に示しかつ上述したように、ソースポンディングパッド3域にパイアホール15を有し、その裏面に空胴16を有するチップ構造を得る。

【0021】このような実施例2においても、上記実施例1と同様の効果が得られ、さらにチップダイシング域として、ダイシング域6とパイアホール部15の2箇所のうちいずれか所望のものを選択できるチップ構造を得ることができる。

[0022]

【発明の効果】以上のように、この発明にかかる半導体 装置およびその製造方法によれば、基板主面に半導体素 子及びその電極を形成し、かつ裏面側に2層構造の放熱 電極を形成し、外側の第1の放熱電極はチップダイシン グ域を除いた大きさとし、表面側のソース電極と裏面の 第1の放熱電極がチップ周囲で接合される構造としたの で、ダイサーにて放熱電極を切断してチップを分割させ ることが可能となり、チップ分割後、容易にチップを かみ、組立作業を簡易かつ自動化することができると もに、放熱電極がパイアホール内に入り込まない構造で あるため、チップダイポンド時の高温による放熱電極の 膨張に起因する基板端面に集中する応力を回避でき、チップクラックを発生させないものを得ることができる。 7

【図面の簡単な説明】

【図1】この発明の一実施例による電界効果トランジスタを示す断面構造図。

【図2】この発明の第2の実施例による電界効果トランジスタを示す断面構造図。

【図3】この発明の一実施例による電界効果トランジスタチップの主要な製造工程を順次模式的に示す断面図。

【図4】この発明の第2の実施例による電界効果トランジスタチップの主要な製造工程を順次模式的に示す断面図。

【図5】従来例による電界効果トランジスタを示す断面構造図。

【図6】従来例によるパイアホール端部における放熱電極の膨張による応力集中を示す断面模式図。

【符号の説明】

l 半絶縁性GaAs基板

[図1]

3 2 4 1 7 10

l:半絶縁性GoAs基板

2:ゲート電極

3:ソース電極

4:トレイン電包 グ・ダンニンが始み ym t

10:放熱電極(1)

12: 放熱電極(2)

2 ゲート電極

3 ソース電極

4 ドレイン電極

5 ダイシング域エッチング用レジストパターン

6 ダイシング域エッチング溝

7 ダイシング域金メッキ

7' バイアホール部金メッキ

8 貼り付け用ワックス

9 ガラス板

· 10 10 放熱電極

11 レジストパターン


12 放熱電極

13 粘着シート

14 チップ分割用ダイサーの刃

15 パイアホール


【図2】




15:パイアホール

16:空崩

[図5]



[図6]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.